Choisissez la langue
Bien que «les futures familles PIC64 comprendront des appareils basés sur les architectures RISC-V ou ARM», a déclaré la société.
Pic64-hpsc est le nom de famille du processeurs spatiaux, qui sont sortis d'un accord en 2022 avec la NASA pour développer «un processeur de calcul de flux spatial à haute performance [HPSC] qui pourrait fournir au moins 100 fois la capacité de calcul des ordinateurs de vol spatial actuels», a déclaré Microchip.
La société a concédé des cœurs X280 64 bits de SiFive pour cette famille HPSC, qui se déroulera jusqu'à 1 GHz pour livrer 26 000 damins.
Il a inclus du matériel de traitement vectoriel pour accélérer l'intelligence artificielle et l'apprentissage automatique à hauteur de 2top / s de l'arithmétique INT8, ou 1TFLOP / S de BFLOAT16.
En plus de cela se trouve un noyau de surveillance du système S7 à 64 bits.
“The radiation-hardened PIC64-HPSC RH is designed to give autonomous missions the local processing power to execute real-time tasks such as rover hazard avoidance on the Moon's surface, while also enabling long-duration, deep-space missions like Mars expeditions requiringConsommation extrêmement faible en puissance tout en résonnant des conditions d'espace sévère », selon Microchip.«Pour le secteur de l'espace commercial, la RT PIC64-HPSC tolérante à rayonnement est conçue pour répondre aux besoins des constellations de basse terrasseFiabilité du service d'horloge et cybersécurité des actifs spatiaux. »
Pour le traitement à haute fiabilité, le fonctionnement de l'opération de verrouillage à double noyau est pris en charge (diagramme ci-dessus), et le matériel de virtualisation du WorldGuard de SiFive est implémenté pour l’isolement du code et la protection des données.
Microchip décrit sa sécurité intégrée comme une «qualité de défense» et a déclaré que le CI «met en œuvre la sécurité en profondeur avec le support pour la cryptographie post-sur-sur-quartum et les fonctionnalités anti-impartiales».
Pour le transfert de données, les puces auront PCIE GEN 3 et CXL (Calcule Express Link) 2.0 avec des configurations X4 ou X8, des ports SpaceWire compatibles RMAP avec des routeurs internes et un commutateur Ethernet de 240 gbit / s (réseautage temporel) pour 10gbit pour 10 gbitEthernet.
RDMA (accès à la mémoire directe à distance) sur Converged Ethernet (ROCEV2) est accéléré du matériel pour le transfert à faible latence à partir de capteurs à distance.
Les processeurs RISC-V Quad Core industriels sont appelés la famille PIC64GX et destinés aux applications en temps réel telles que la vision intégrée et l'apprentissage automatique.
Ils seront disponibles dans des emballages compatibles avec les PIN avec les FPGA Polarfire existants de la société.
Microchip a choisi le noyau U54 de SiFive et évalue l'ICS à 5 000 dmips.Il n'a pas inclus de matériel vectoriel, mais a inclus une accélération sécurisée de démarrage et de crypto.
La surveillance du système est fournie par un noyau E51 SIFive 64 bits à la place du S7 du processeur spatial.
Le cluster principal peut être divisé, avec certains cœurs définis pour une exécution déterministe en temps réel, tandis que les autres sont configurés pour le traitement d'application Linux le plus rapide.
GX1000 est le premier CI de cette famille, dû à l'échantillon ce mois-ci, suivi en mars de l'année prochaine par GX1100, qui sera une version augmentée avec du matériel d'inférence IA.
Le support de développement proviendra du matériel et des logiciels, y compris le «kit d'évaluation PIC64GX Curiosity» et, pour les utilisateurs du code Microsoft Visual Studio, «Extensions MPLAB pour le code vs».
«Les MPU PIC64 sont également pris en charge par les ressources Linux4Microchip et les distributions Linux telles que Canonical Ubuntu, le projet Yocto et Buildroot avec la prise en charge des RTO Zephyr et des piles de logiciels associés», a déclaré Microchip, ajoutant que les processeurs spatiaux PIC64-HPSC «seront pris en charge par un espace-Décosystème de grade qui englobe des ordinateurs monomodes à bord standard capables de vol et une communauté de partenaires logiciels.Les premiers membres sont Sifive, Moog, Ideas-Tek, Ibeos, 3D Plus, Micropac, Wind River, Linux Foundation, Rtems, Xen, Lauterbach et Defrust ».
Le matériel d'évaluation PIC64-HPSC est en cours d'élaboration et des échantillons de l'ICS seront expédiés à des sociétés sélectionnées au premier trimestre l'année prochaine.
Quels processus de fabrication ont-ils choisi la micropuce pour ses premiers processeurs 64 bits?
«PIC64GX est à 28 nm de UMC, et le PIC64-HPSC est fabriqué à l'aide du nœud de processus 12 nm 12 nm de GlobalFoundries, qui intègre la technologie FinFet», le directeur du marketing de Microchip Venki Narayanan (droite) a déclaré Electronics Weekly.«GlobalFoundries» est un fabuleux à terre, accrédité par le gouvernement américain. »
Le processeur octa-core se rendra-t-il à terre?
"Vous pouvez anticiper Microchip pour étendre le portefeuille PIC64 pour inclure des appareils PIC64 terrestres avec Octa-Cores à l'avenir", a déclaré Narayanan.
Plus sera révélé sur les processeurs spatiaux la semaine prochaine lors de la conférence IEEE Space Calcul à Mountain View (15-19 juillet 2024).